

日 本 国 特 許 庁
JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 2 0 0 2 年 1 0 月 1 0 日
Date of Application:

出 願 番 号 特 願 2 0 0 2 - 2 9 7 6 1 2
Application Number:
[ST. 10/C]: [J P 2 0 0 2 - 2 9 7 6 1 2]

出 願 人 N E C エレクトロニクス株式会社
Applicant(s):

2 0 0 3 年 8 月 2 0 日

特許庁長官
Commissioner,
Japan Patent Office

今 井 康 夫



出証番号 出証特 2 0 0 3 - 3 0 6 8 2 2 2

【書類名】 特許願
【整理番号】 74112712
【あて先】 特許庁長官殿
【国際特許分類】 H01L 27/04
H01L 21/822
H01L 27/108
H01L 21/8242

【発明者】

【住所又は居所】 東京都港区芝五丁目 7 番 1 号 日
本電気株式会社内

【氏名】 飯塚 敏洋

【発明者】

【住所又は居所】 東京都港区芝五丁目 7 番 1 号 日
本電気株式会社内

【氏名】 山本 朝恵

【特許出願人】

【識別番号】 000004237

【氏名又は名称】 日本電気株式会社

【代理人】

【識別番号】 100082935

【弁理士】

【氏名又は名称】 京本 直樹

【電話番号】 03-3454-1111

【選任した代理人】

【識別番号】 100082924

【弁理士】

【氏名又は名称】 福田 修一

【電話番号】 03-3454-1111

【選任した代理人】

【識別番号】 100085268

【弁理士】

【氏名又は名称】 河合 信明

【電話番号】 03-3454-1111

【手数料の表示】

【予納台帳番号】 008279

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9115699

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 キャパシタ及びその製造方法

【特許請求の範囲】

【請求項 1】 下部電極及び上部電極との間に複数の絶縁膜の積層膜を容量絶縁膜として挟みこんで形成されるキャパシタであって、前記容量絶縁膜は第 1 絶縁膜と第 2 絶縁膜との積層膜を含み、前記第 1 絶縁膜は有機金属化合物を原料として成膜され、膜中の残留炭素が除去された絶縁膜となっていることを特徴とするキャパシタ。

【請求項 2】 前記容量絶縁膜は前記第 1 絶縁膜と第 2 絶縁膜との 2 層よりなることを特徴とする請求項 1 記載のキャパシタ。

【請求項 3】 前記容量絶縁膜は中間層として前記第 2 絶縁膜を有し、上下層として前記第 1 絶縁膜を含むことを特徴とする請求項 1 記載のキャパシタ。

【請求項 4】 前記第 1 絶縁膜は $Zr_xHf_{1-x}O_2$ 膜（ここで、 $0 \leq x \leq 1$ ）であることを特徴とする請求項 1 乃至 3 のいずれかーに記載のキャパシタ。

【請求項 5】 前記第 2 絶縁膜は Ti 含有金属の酸化膜であることを特徴とする請求項 1 乃至 4 のいずれかーに記載のキャパシタ。

【請求項 6】 前記下部電極は、窒素チタンであることを特徴とする請求項 1 乃至 5 のいずれかーに記載のキャパシタ。

【請求項 7】 下部電極及び上部電極との間に複数の絶縁膜の積層膜が容量絶縁膜として形成されるキャパシタの製造方法であって、
前記下部電極の上に ALD 法 (Atomic Layer Deposition) により第 1 の金属を含む有機金属化合物を酸化剤とともに用いて第 1 の金属酸化物を成膜する工程と、
前記第 1 の金属酸化物を酸化雰囲気中でアニール処理を行って膜中の残留炭素を除去して第 1 絶縁膜とする工程と、
前記第 1 容量絶縁膜の上に ALD 法により第 2 の金属を含有する化合物を酸化剤とともに用いて第 2 の金属酸化物を成膜して第 2 絶縁膜とする工程と、
を有することを特徴とするキャパシタの製造方法。

【請求項 8】 前記第 2 絶縁膜を形成する工程の後に、

前記第2絶縁膜の上にALD法により第1の金属を含む有機金属化合物を酸化剤とともに用いて第1の金属酸化物を成膜する工程と、
前記第1の金属酸化物を酸化雰囲気中でアニール処理を行って膜中の残留炭素を除去して第3絶縁膜とする工程と、
が続くことを特徴とする請求項7記載のキャパシタの製造方法。

【請求項9】 下部電極及び上部電極との間に複数の絶縁膜の積層膜が容量絶縁膜として形成されるキャパシタの製造方法であって、
前記下部電極の上にALD法により第2の金属を含有する化合物を酸化剤とともに用いて第2の金属酸化物を成膜して第1絶縁膜とする工程と、
前記第1絶縁膜の上にALD法により第1の金属を含む有機金属化合物を酸化剤とともに用いて第1の金属酸化物を成膜する工程と、
前記第1の金属酸化物を酸化雰囲気中でアニール処理を行って膜中の残留炭素を除去して第2絶縁膜とする工程と、
を有することを特徴とするキャパシタの製造方法。

【請求項10】 下部電極及び上部電極との間に複数の絶縁膜の積層膜が容量絶縁膜として形成されるキャパシタの製造方法であって、
前記下部電極の上にALD法 (Atomic Layer Deposition) により第1の金属を含む有機金属化合物を酸化剤とともに用いて第1の金属酸化物を成膜する工程と、
前記第1の金属酸化物を酸化雰囲気中でアニール処理を行って膜中の残留炭素を除去して第1絶縁膜とする工程と、
前記第1絶縁膜の上にALD法により第2の金属を含む有機金属を酸化剤とともに用いて第2の金属酸化物を成膜する工程と、
前記第2の金属酸化物を酸化雰囲気中でアニール処理を行って膜中の残留炭素を除去して第2絶縁膜とする工程と、
を有することを特徴とするキャパシタの製造方法。

【請求項11】 下部電極及び上部電極との間に複数の絶縁膜の積層膜が容量絶縁膜として形成されるキャパシタの製造方法であって、
前記下部電極の上にALD法 (Atomic Layer Deposition)

n) により第1の金属を含む有機金属化合物を酸化剤とともに用いて第1の金属酸化物を成膜する工程と、

前記第1酸化物膜の上にALD法により第2の金属を含む有機金属を酸化剤とともに用いて第2の金属酸化物を成膜する工程と、

前記第1および第2の金属酸化物膜を酸化雰囲気中でアニール処理を行って各々の金属酸化物膜中の残留炭素を一括除去して第1および第2の絶縁膜とする工程と、

を有することを特徴とするキャパシタの製造方法。

【請求項12】 前記第1の金属は Zr_xHf_{1-x} （ここで、 $0 \leq x \leq 1$ ）であることを特徴とする請求項7乃至11のいずれかに記載のキャパシタの製造方法。

【請求項13】 前記第2の金属はTiを含有するものであることを特徴とする請求項7乃至12のいずれかに記載のキャパシタの製造方法。

【請求項14】 前記酸化剤として O_3 を使用することを特徴とする請求項7乃至13のいずれかに記載のキャパシタの製造方法。

【請求項15】 前記酸化雰囲気は O_3 雰囲気であることを特徴とする請求項7乃至14のいずれかに記載のキャパシタの製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、キャパシタ及びその製造方法、特に、上下電極に金属或いは金属窒化膜を用いたMIM（Metal-Insulator-Metal）構造の薄膜キャパシタ及びその製造方法に関する。

【0002】

【従来の技術】

DRAMの高集積化に伴い、キャパシタ部の面積も縮小される。このため、従来の容量絶縁膜である SiO_2 よりも比誘電率の大きな Al_2O_3 、 TiO_2 、 $(Ba, Sr)TiO_3$ 及び $Pb(Zr, Ti)O_3$ 等が用いられている。これに加えて、リーク電流の低減のために、上下電極として貴金属を用いた高誘電率

薄膜キャパシタが開発されている。

【0003】

先ず、高誘電率薄膜キャパシタをDRAMに用いた例についてキャパシタ形成前後の工程に焦点を当てて説明する（第1の従来例）。

【0004】

既知の方法に従って、シリコン基板101、素子分離絶縁膜102、ゲート酸化膜103、ゲート電極104、LDD105、拡散層106、ゲート電極104側面の絶縁膜107、コバルトサリサイド層108、 Si_3N_4 層109、層間絶縁膜110、接続孔111、タングステンプラグ113、ストッパー膜114、層間シリコン酸化膜115、開口部116を形成する（図13（a））。

【0005】

次に、層間シリコン酸化膜115上に、CVD法あるいはスパッタ法により例えばTiN膜を成膜する。次に、エッチバック法により、層間シリコン酸化膜115上のTiN膜を開口部116内部にのみ残るように除去して、開口部116内部に下部電極117を形成する（図13（b））。なお、エッチバックを施す際には、開口したキャパシタ領域をレジスト膜（図示せず）で埋め込んでおくことにより下部電極117を保護する。エッチバック終了後、レジスト膜は除去する。

【0006】

次に、容量絶縁膜119として TiO_2 膜を、例えばALD（Atomic Layer Deposition）法により形成する（図14（a））。成膜原料は TiCl_4 と H_2O を用いる。 H_2O の代わりに O_3 を用いることも出来る。 TiO_2 膜の膜厚は10～30nmである。成膜温度および圧力は、それぞれ250℃～400℃および25mTorr～1000mTorrである。

【0007】

次に、上部電極122として例えばW/TiN積層膜（下層がTiN120、上層がW121）をCVD法、スパッタ法、あるいはALD法により形成する。次に、上記上部電極122を例えばドライエッチング法により所望の形状に加工するとキャパシタが得られる（図14（b））。

【0008】

このキャパシタのリーク特性を図15(a)に示す。図からどの測定温度においてもリーク電流が電圧に対して大きく増加し、かつ、高温で顕著に高いリーク電流となっており、DRAMに要求されるデータ保持特性を満たすことはできない。

【0009】

次に、上記第1の従来例のリーク特性を改善した例を第2の従来例として、説明する。第2の従来例においては、容量絶縁膜の形成方法を除いては第1の従来例とほぼ同一であるため、その詳細は省略する。

【0010】

第1の従来例と同様の手順により、図13(b)に示すようにMOSFET部～下部電極部を形成する。

【0011】

次に、第1容量絶縁膜218として例えばALD法により Al_2O_3 膜を形成する。成膜原料はトリメチルアルミニウム(Trimethyl aluminum、TMA)および H_2O あるいは O_3 を用いる。 Al_2O_3 膜の膜厚は1～5nmである。成膜温度および圧力は、それぞれ250℃～400℃および25mTorr～1000mTorrである。

【0012】

次に、第2の容量絶縁膜219として TiO_2 膜を、例えばALD法により形成する(図16(a))。成膜原料は $TiCl_4$ と H_2O を用いる。 H_2O の代わりに O_3 を用いることも出来る。 TiO_2 膜の膜厚は1～15nmである。成膜温度および圧力は、それぞれ250℃～400℃および25mTorr～1000mTorrである。

【0013】

次に、上部電極122として例えばW/TiN積層膜をCVD法、スパッタ法、あるいはALD法により形成する。次に、上記上部電極122を例えばドライエッチング法により所望の形状に加工する(図16(b))。以上により、第2の従来例のキャパシタを得る。

【0014】

このキャパシタのリーク特性を図15(b)に示す。図からどの測定温度においてもリーク電流が第1の従来例と比較して大幅に改善されていることがわかる。しかしながら、図12に示す単位容量が第1の従来例と比較して大幅に小さくなっている。

【0015】

以上の他に、高容量、低リーク電流のキャパシタ絶縁膜として酸化ジルコニウム (ZrO_2)—酸化チタン—酸化ジルコニウム、または、酸化ハフニウム (HfO_2)—酸化チタン—酸化ハフニウムが有効である旨が特許文献1に記載されている。

また、本発明者は、先にリーク電流の温度依存性の小さいキャパシタとして、アルミナ膜をバリア絶縁層として用いたキャパシタを特許文献2で開示している。

【0016】

【特許文献1】

特開平05-13706 (段落番号「0036」、図4)

【特許文献2】

特開2002-222934 (段落番号「0029」)

【0017】

【発明が解決しようとする課題】

しかしながら、従来例1、2に示されるキャパシタ絶縁膜は、高容量、低リーク電流を同時に満たすことはできない。特許文献1に示されるキャパシタ絶縁膜は、高容量、低リーク電流には有効であると言うものの、リーク電流の温度依存性についての記載はなく、リーク特性が具体的にどのような製造方法を用いてどの位低減されたのかが全く言及されていない。半導体デバイスの動作においては、動作温度は150℃程度まで保証する必要がある、特にロジック混載メモリーデバイスでは、動作温度が高くなってもキャパシタのリーク電流の増加を抑制することが強く要求されるため、高温でのリーク電流を低く抑える必要がある。また、特許文献2では、前述したようにアルミナ膜をバリア絶縁層として使用しているため、高容量を得ることはできない。

本発明の目的は、高容量、低リーク電流およびその低温度依存性を同時に満たすことのできるキャパシタ及びその製造安定性に優れた製造方法を提供することにある。

【0018】

【課題を解決するための手段】

本発明のキャパシタは、下部電極及び上部電極との間に複数の絶縁膜の積層膜を容量絶縁膜として挟みこんで形成されるキャパシタであって、前記容量絶縁膜は第1絶縁膜と第2絶縁膜との積層膜を含み、前記第1絶縁膜は有機金属化合物を原料として成膜され、膜中の残留炭素が除去された絶縁膜となっていることを特徴とし、前記容量絶縁膜の一適用形態は、前記第1絶縁膜と第2絶縁膜との二層積層膜、あるいは、前記容量絶縁膜は中間層として前記第2絶縁膜を有し、上下層として前記第1絶縁膜を含むものである。

上記本発明のキャパシタにおいて、具体的には、第1絶縁膜は $Zr_xHf_{1-x}O_2$ 膜（ここで、 $0 \leq x \leq 1$ ）であり、第2絶縁膜はTi含有金属の酸化膜である。

【0019】

本発明のキャパシタの製造方法は、下部電極及び上部電極との間に複数の絶縁膜の積層膜が容量絶縁膜として形成されるキャパシタの製造方法であって、下部電極の上にALD法（Atomic Layer Deposition）により第1の金属を含む有機金属化合物を酸化剤とともに用いて第1の金属酸化物を成膜する工程と、第1の金属酸化物を酸化雰囲気中でアニール処理を行って膜中の残留炭素を除去して第1絶縁膜とする工程と、第1絶縁膜の上にALD法により第2の金属を含有する化合物を酸化剤とともに用いて第2の金属酸化物を成膜して第2絶縁膜とする工程と、を有することを特徴とする。

【0020】

また、上記第2絶縁膜を形成する工程の後に、第2絶縁膜の上にALD法により第1の金属を含む有機金属化合物を酸化剤とともに用いて第1の金属酸化物を成膜する工程と、第1の金属酸化物を酸化雰囲気中でアニール処理を行って膜中の残留炭素を除去して第3絶縁膜とする工程と、が続くことを特徴とする。

【0021】

本発明のキャパシタの別の製造方法は、下部電極及び上部電極との間に複数の絶縁膜の積層膜が容量絶縁膜として形成されるキャパシタの製造方法であって、下部電極の上にALD法により第2の金属を含有する化合物を酸化剤とともに用いて第2の金属酸化物を成膜して第1絶縁膜とする工程と、第1絶縁膜の上にALD法により第1の金属を含む有機金属化合物を酸化剤とともに用いて第1の金属酸化物を成膜する工程と、第1の金属酸化物を酸化雰囲気中でアニール処理を行って膜中の残留炭素を除去して第2絶縁膜とする工程と、を有することを特徴とする。

【0022】

また、本発明のキャパシタの別の製造方法として、下部電極の上にALD法により第2の金属を含有する化合物を酸化剤とともに用いて第2の金属酸化物を成膜して第1絶縁膜とする工程と、第1絶縁膜の上にALD法により第1の金属を含む有機金属化合物を酸化剤とともに用いて第1の金属酸化物を成膜する工程と、第1の金属酸化物を酸化雰囲気中でアニール処理を行って膜中の残留炭素を除去して第2絶縁膜とする工程と、を有することを特徴とする。

【0023】

更に本発明のキャパシタの別の製造方法として、下部電極の上にALD法（Atomic Layer Deposition）により第1の金属を含む有機金属化合物を酸化剤とともに用いて第1の金属酸化物を成膜する工程と、第1の金属酸化物を酸化雰囲気中でアニール処理を行って膜中の残留炭素を除去して第1絶縁膜とする工程と、第1絶縁膜の上にALD法により第2の金属を含む有機金属を酸化剤とともに用いて第2の金属酸化物を成膜する工程と、前記第2の金属酸化物を酸化雰囲気中でアニール処理を行って膜中の残留炭素を除去して第2絶縁膜とする工程と、を有することを特徴とする。

【0024】

また、本発明のキャパシタの別の製造方法として、前記下部電極の上にALD法（Atomic Layer Deposition）により第1の金属を含む有機金属化合物を酸化剤とともに用いて第1の金属酸化物を成膜する工程と、

第1金属酸化物膜の上にALD法により第2の金属を含む有機金属を酸化剤とともに用いて第2の金属酸化物を成膜する工程と、第1および第2の金属酸化物膜を酸化雰囲気中でアニール処理を行って各々の金属酸化物中の残留炭素を一括除去して第1および第2の絶縁膜とする工程と、を有することを特徴とする。

【0025】

上記本発明のキャパシタの製造方法において、第1の金属は Zr_xHf_{1-x} （ここで、 $0 \leq x \leq 1$ ）であり、第2の金属はTiを含有するものであることを特徴とする。また、酸化剤として O_3 を使用し、酸化雰囲気は O_3 雰囲気であることが好ましい。

【0026】

本発明のキャパシタでは、比誘電率が25以上と高く、この膜中の電子の流れが温度依存性の小さいFowler-Nordheim（F-N）トンネル機構あるいは直接トンネル電流機構によるものである第1の絶縁膜と、比誘電率が50以上と更に高いが、膜中の電子の流れが温度依存性の大きい第2の絶縁膜を積層した容量絶縁膜を使用している。そのため、高容量が得られる。また、上部電極と下部電極との間に電子の流れの温度依存性が小さい絶縁膜が容量絶縁膜の一部の厚みを形成するように介在していることで、両電極間のリーク電流の温度依存性を小さく抑えることができる。

【0027】

また、本発明のキャパシタを製造する際に、容量絶縁膜の原料として成膜チャンバー内に液体で供給できるものを使用することにより原料の供給が安定し、均一な特性を有するキャパシタが得られる。

【0028】

【発明の実施の形態】

本発明の第1の実施形態について図1～6の製造工程断面図を参照して説明する。

【0029】

まず、既知の方法に従って、シリコン基板1上の素子分離絶縁膜2で分離された領域に、ゲート酸化膜3、ゲート電極4を形成する（図1（a））。

次に、ゲート電極 4 の両下脇に LDD 5、拡散層 6 を形成して (図 1 (b))、MOSFET を作成する。更に、既知のサリサイド (Self Aligned Silicide; Salicide) 形成手法に従って、ゲート電極 4 上、および拡散層 6 上にコバルトサリサイド層 8 を形成する (図 1 (c))。上記コバルトサリサイド層形成の手順は以下の通りである。

上記 MOSFET の上面を CVD 法などにより SiO_2 から成る絶縁膜 7 により覆った後、エッチバック法によりゲート電極 4 側面に絶縁膜 7 を残しつつ、ゲート電極 4 および拡散層 6 の上面部分を露出させる (図 1 (b))。この後、全面をスパッタ法によりコバルト膜で覆う。この後、RTA 法 (Rapid Thermal Annealing) による熱処理を行うことにより、上記ゲート電極 4 および拡散層 6 の上面露出 Si 部分と、その上層のコバルト層を反応させ、コバルトシリサイド層 8 を形成する。このとき、上記素子分離絶縁膜 2 及び絶縁膜 7 の上部に存在するコバルト層は未反応で残存しており、次に行うウェットエッチングにより上記未反応コバルト層のみを除去する。これによりコバルトサリサイド層 8 が形成される (図 1 (c))。

この後、CVD 法などにより Si_3N_4 層 9 ならびに SiO_2 からなる層間絶縁膜 10 を成膜する。次に、上記層間絶縁膜 10 を貫通する接続孔 11 を開口する (図 2 (a)、(b))。

【0030】

続いて、接続孔の開口した上記層間絶縁膜 10 上にタングステン層 12 を CVD 法により堆積する (図 2 (c))。

【0031】

次に、上記タングステン層 12 をエッチバック法により層間絶縁膜 10 を露出させ、タングステンプラグ 13 を接続孔 11 内に形成する (図 3 (a))。次に、 Si_3N_4 層からなるストッパー膜 14 を成膜する (図 3 (b))。さらに、ストッパー膜 14 上にプラズマ CVD 法により層間シリコン酸化膜 15 を堆積し、下部電極と接続されるタングステンプラグ 13 の上面が露出するように層間シリコン酸化膜 15 をパターニングして、キャパシタ形成領域を構成する開口部 16 を形成する (図 4 (a))。

【0032】

次に、層間シリコン酸化膜15上に、CVD法あるいはスパッタ法により下部電極用の膜を成膜する。この膜の具体例としては、Ti膜、TiN膜、W膜、WN膜、Ru膜、Pt膜、Ir膜およびこれらの積層膜等が挙げられるが、これらに限定されるものではない。これらの中でも特にTiN膜が下地の層間シリコン酸化膜15との密着性が良好であるため好ましい。

次に、エッチバック法により、層間シリコン酸化膜15上の下部電極用膜を開口部16内部にのみ残るように除去して、開口部16内部に下部電極17を形成する(図4(b))。なお、エッチバックを施す際には、開口したキャパシタ領域をレジスト膜(図示せず)で埋め込んでおくことにより下部電極17を保護する。エッチバック終了後、レジスト膜は除去する。

【0033】

次に、第1容量絶縁膜層として例えばALD法(Atomic Layer Deposition)により $Zr_xHf_{1-x}O_2$ 膜(ここで、 $0 \leq x \leq 1$)からなる第1容量絶縁膜18を形成する。即ち、 ZrO_2 膜、 HfO_2 膜およびこれらの混合酸化膜のいずれかよりなる。本発明者は、当初これらの膜もリーク電流の温度依存性が大きいと考えていたが、詳細に検討した結果、室温でのリーク電流の絶対値が小さいのみならず、その温度依存性も他の比誘電率が比較的高い金属酸化膜に比べて著しく小さいことを見出した。

【0034】

ZrO_2 膜の場合、成膜原料としてZrの有機化合物および酸化剤を用いる。Zrの有機化合物の具体例としては、 $Zr(NCH_3C_2H_5)_4$ 、 $Zr(OC(CH_3)_3)_4$ 、 $Zr(N(CH_3)_2)_4$ 、 $Zr(N(C_2H_5)_2)_4$ 等が挙げられ、これらの少なくとも一つを用いればよい。酸化剤としては O_3 や H_2O を使用することができるが、活性の強い O_3 を使用すると低温で酸化が速やかに進行するのでより好ましい。

【0035】

また、 HfO_2 膜の場合、成膜原料としてHfの有機化合物および酸化剤を用いる。Hfの有機化合物の具体例としては、 $Hf(NCH_3C_2H_5)_4$ 、 Hf

$(OC(CH_3)_3)_4$ 、 $Hf(N(CH_3)_2)_4$ 、 $Hf(N(C_2H_5)_2)_4$ 等が挙げられ、これらの少なくとも一つを用いればよい。酸化剤としては O_3 や H_2O を使用することができるが、活性の強い O_3 を使用すると低温で酸化が速やかに進行するのでより好ましい。

【0036】

混合酸化膜とする場合には、上記 Zr の有機化合物と Hf の有機化合物を適宜混合して使用することができる。

【0037】

$Zr_xHf_{1-x}O_2$ 膜（ここで、 $0 \leq x \leq 1$ ）の原料として上記有機化合物を使用する理由は、成膜チャンバー内に液体または気体で供給できるためである。これらの原料は、外部より配管を通して成膜チャンバー内に導入される。成膜チャンバー内は減圧雰囲気となっているため、液体原料は成膜チャンバー手前で気化し、気体とした導入される。これに対して、後述する TiO_2 膜の材料としては塩化物が使用可能であるが、 Zr や Hf の塩化物、即ち塩化ジルコニウムや塩化ハフニウムは昇華性の固体である。昇華性固体は粉末状であるため、使用に伴いその粒径が小さくなる。これに伴い粉末の表面積が変化するため昇華量も経時変化する。そのため、原料の安定供給が困難である。液体原料を使用することにより製造条件を安定させることができる。なお、常温で昇華性でない固体の原料は、原料貯蔵容器を加温することにより液体または気体とし、成膜チャンバー内に保温された配管により供給することができる。

$Zr_xHf_{1-x}O_2$ 膜（ここで、 $0 \leq x \leq 1$ ）の膜厚は1～15nmである。成膜温度は250℃～400℃、成膜圧力は25mTorr～1000mTorrである。

【0038】

次に、 $Zr_xHf_{1-x}O_2$ 膜（ここで、 $0 \leq x \leq 1$ ）中の残留炭素を除去するために、酸化雰囲気中でアニール処理を行う。酸化雰囲気は、 O_3 、 O_2 プラズマあるいは $Dry-O_2$ のいずれでも良い。アニール温度は350～500℃、アニール時間は5～30分間である。好適には、 O_3 雰囲気、450℃、10分間である。残留炭素を除去する理由は、膜中に炭素が残存するとキャパシタのリ

ーク電流が増加するためである。

【0039】

次に、上記第1容量絶縁膜18上に第2容量絶縁膜19として、 TiO_2 膜を例えばALD法により形成する(図5(a))。成膜原料としてはTiの化合物と酸化剤を用いる。Tiの化合物の具体例としては、 $Ti(O-i-C_3H_7)_4$ 、 $Ti(NCH_3C_2H_5)_4$ 、 $Ti(N(CH_3)_2)_4$ 、 $Ti(N(C_2H_5)_2)_4$ 等の有機化合物を使用することもできるが、 $TiCl_4$ を用いることができる。その理由は、昇華性固体ではないからである。有機化合物を使用する場合は、残留炭素を除去するためのアニール処理が必要であるが、 $TiCl_4$ を使用する場合はアニール処理が不要であり、その分工程数を少なくすることができる。なお、有機化合物を使用する場合のアニール処理は、 $Zr_xHf_{1-x}O_2$ 膜(ここで、 $0 \leq x \leq 1$)のアニール処理条件と同様である。酸化剤としては O_3 や H_2O を使用することができるが、活性の強い O_3 を使用すると低温で酸化が速やかに進行するのでより好ましい。 TiO_2 膜の膜厚は1~15nmである。成膜温度および圧力は、それぞれ250℃~400℃および25mTorr~1000mTorrである。

【0040】

TiO_2 膜の代わりに他のTiを含有する金属酸化膜である $SrTiO_3$ 膜、 $(Ba, Sr)TiO_3$ 膜を形成する場合には、ストロンチウム化合物、バリウム化合物を $TiCl_4$ と併用すればよい。

【0041】

次に、上部電極22用の膜を形成する。膜材質としては特に限定はなく、下部電極と同様のものが使用できるが、上部電極上に形成される層間絶縁膜との密着性が良好なものをを用いることが好ましい。例えばTiN膜20及びW膜21の積層膜をCVD法、スパッタ法、あるいはALD法により形成することができる(図5(b))。

【0042】

次に、上記上部電極22をその下の第2絶縁膜19、第1絶縁膜18と共に、例えばドライエッチング法により所望の形状に加工する。以上により、本発明に

かかわる半導体装置のキャパシタ部を得る。

【0043】

次に、既知の方法によりキャパシタ部上に層間絶縁膜 23、第 1 配線層 24、層間絶縁膜 25、第 2 配線層 26 を順次形成、加工し所望の半導体デバイスを得る（図 6（a）、（b））。

【0044】

次に、本発明の第 2 の実施形態を説明する。第 2 の実施形態においては、第 1 容量絶縁膜及び第 2 容量絶縁膜の形成方法を除く部位は第 1 の実施形態と同じであるため、その詳細は省略し、第 1 容量絶縁膜及び第 2 容量絶縁膜の形成方法についてのみ記載する。

【0045】

第 1 の実施形態と同様の手順により、図 7（a）のように、開口部 16 内部に下部電極 17 を形成する。

【0046】

この後、図 7（b）のように、第 1 の実施形態では第 2 絶縁膜として形成した TiO_2 膜を本実施形態では第 1 絶縁膜 38 として形成する。この場合の TiO_2 膜は、例えば ALD 法により形成し、第 1 の実施形態と同様に、成膜原料として $TiCl_4$ 、および酸化剤として O_3 あるいは H_2O を用いる。 TiO_2 膜の膜厚は 1～15 nm である。成膜温度および圧力は、それぞれ 250℃～400℃および 25 mTorr～1000 mTorr である。

【0047】

次に、図 8（a）のように、第 1 の実施形態で第 1 絶縁膜 18 として示した $Zr_xHf_{1-x}O_2$ 膜（ここで、 $0 \leq x \leq 1$ ）を第 2 絶縁膜 39 として例えば ALD 法により形成する。第 1 の実施形態と同様に、 ZrO_2 膜の場合、成膜原料として $Zr(NCH_3C_2H_5)_4$ 、 $Zr(OC(CH_3)_3)_4$ 、 $Zr(N(CH_3)_2)_4$ 、 $Zr(N(C_2H_5)_2)_4$ 等の有機化合物の少なくとも一つを用いればよい。また、酸化剤としては、 O_3 や H_2O を用いることができるが、 O_3 が好適である。

【0048】

また、 HfO_2 膜の場合、成膜原料とし $\text{Hf}(\text{NCH}_3\text{C}_2\text{H}_5)_4$ 、 $\text{Hf}(\text{OC}(\text{CH}_3)_3)_4$ 、 $\text{Hf}(\text{N}(\text{CH}_3)_2)_4$ 、 $\text{Hf}(\text{N}(\text{C}_2\text{H}_5)_2)_4$ 等の有機化合物の少なくとも一つを用いればよい。また、酸化剤としては、 O_3 や H_2O を用いることができるが、 O_3 が好適である。

【0049】

混合酸化膜とする場合には、上記 Zr の有機化合物と Hf の有機化合物を適宜混合して使用することができる。

【0050】

$\text{Zr}_x\text{Hf}_{1-x}\text{O}_2$ 膜（ここで、 $0 \leq x \leq 1$ ）の膜厚は $1 \sim 15 \text{ nm}$ である。成膜温度は $250^\circ\text{C} \sim 400^\circ\text{C}$ 、成膜圧力は $25 \text{ mTorr} \sim 1000 \text{ mTorr}$ である。

【0051】

次に、 $\text{Zr}_x\text{Hf}_{1-x}\text{O}_2$ 膜（ここで、 $0 \leq x \leq 1$ ）中の残留炭素を除去するために、酸化雰囲気中でアニール処理を行う。酸化雰囲気は、 O_3 、 O_2 プラズマあるいは Dry-O_2 のいずれでも良い。アニール温度は $350 \sim 500^\circ\text{C}$ 、アニール時間は $5 \sim 30$ 分間である。好適には、 O_3 雰囲気、 450°C 、 10 分間である。

【0052】

この後は、第1の実施形態と同じ工程に従って本発明に係わる第2の実施形態の半導体装置のキャパシタ部を得る（図8（b））。

【0053】

次に、本発明の第3の実施形態を説明する。第3の実施形態においては、第1絶縁膜及び第2絶縁膜の形成順序も第1の実施形態と同じであり、さらにその上に第3絶縁膜を設ける点のみが異なるため、その他の工程の詳細説明は省略し、第1絶縁膜、第2絶縁膜及び第3絶縁膜の形成方法についてのみ記載する。

【0054】

第1の実施形態と同様の手順により、図4（b）のように、開口部16内部に下部電極17を形成する。

【0055】

この後、図9(a)のように、第1絶縁膜18として例えばALD法により $Zr_xHf_{1-x}O_2$ 膜(ここで、 $0 \leq x \leq 1$)を形成する。 ZrO_2 膜の場合、成膜原料としてZrの有機化合物および酸化剤を用いる。Zrの有機化合物の具体例としては、 $Zr(NCH_3C_2H_5)_4$ 、 $Zr(OC(CH_3)_3)_4$ 、 $Zr(N(CH_3)_2)_4$ 、 $Zr(N(C_2H_5)_2)_4$ 等が挙げられ、これらの少なくとも一つを用いればよい。酸化剤としては O_3 や H_2O を使用することができるが、活性の強い O_3 を使用すると低温で酸化が速やかに進行するのでより好ましい。

【0056】

また、 HfO_2 膜の場合、成膜原料としてHfの有機化合物および酸化剤を用いる。Hfの有機化合物の具体例としては、 $Hf(NCH_3C_2H_5)_4$ 、 $Hf(OC(CH_3)_3)_4$ 、 $Hf(N(CH_3)_2)_4$ 、 $Hf(N(C_2H_5)_2)_4$ 等が挙げられ、これらの少なくとも一つを用いればよい。酸化剤としては O_3 や H_2O を使用することができるが、活性の強い O_3 を使用すると低温で酸化が速やかに進行するのでより好ましい。

【0057】

混合酸化膜とする場合には、上記Zrの有機化合物とHfの有機化合物を適宜混合して使用することができる。

【0058】

$Zr_xHf_{1-x}O_2$ 膜(ここで、 $0 \leq x \leq 1$)の膜厚は1~15nmである。成膜温度は250℃~400℃、成膜圧力は25mTorr~1000mTorrである。

【0059】

次に、 $Zr_xHf_{1-x}O_2$ 膜(ここで、 $0 \leq x \leq 1$)中の残留炭素を除去するために、酸化雰囲気中でアニール処理を行う。酸化雰囲気は、 O_3 、 O_2 プラズマあるいはDry- O_2 のいずれでも良い。アニール温度は350~500℃、アニール時間は5~30分間である。好適には、 O_3 雰囲気、450℃、10分間である。

【0060】

この後、第1の実施形態において第2絶縁膜19として用いた TiO_2 膜を、例えばALD法により形成する。成膜原料としては例えば $TiCl_4$ と酸化剤である O_3 または H_2O を用いることができる。 TiO_2 膜の膜厚は1～15nmである。成膜温度および圧力は、それぞれ250℃～400℃および25mTorr～1000mTorrである。

【0061】

次に、図6に示すように、第1絶縁膜18と同様に $Zr_xHf_{1-x}O_2$ 膜（ここで、 $0 \leq x \leq 1$ ）を第3絶縁膜58として、例えばALD法により再度第2絶縁膜19上に形成する。成膜原料には上述の1回目の第1の絶縁膜形成時と同じものを用いてもよいし、変更してもよい。即ち、第1の絶縁膜と第3の絶縁膜の組成は同じでも相違していてもよい。

【0062】

次に、第3絶縁膜58としての $Zr_xHf_{1-x}O_2$ 膜（ここで、 $0 \leq x \leq 1$ ）中の残留炭素を除去するために、酸化雰囲気中でアニール処理を行う。酸化条件は第1回目の第1絶縁膜成膜後に行われたものと同じであり、 O_3 、 O_2 プラズマあるいはDry- O_2 のいずれの酸化雰囲気中で、アニール温度は350～500℃、アニール時間は5～30分間である。好適には、 O_3 雰囲気、450℃、10分間である。

【0063】

この後は、第1の実施形態と同じ工程に従って本発明に係わる第3の実施形態の半導体装置のキャパシタ部を得る（図9（b））。

【0064】

以上の第1、2、3の実施形態のキャパシタのリーク電流特性を図10、11に、また単位容量値を図12に示す。図10、11は、いずれも第1の絶縁膜が ZrO_2 膜の例であるが、 HfO_2 膜を使用した場合も殆ど同等である。いずれのリーク電流特性も電圧依存性が小さく、かつ第1の従来例（図15参照）に比べて低レベルに抑えられていることがわかる。また、単位容量値は第2の従来例（図12参照）に比べて大きくなっていることがわかる。なお、第3の実施形態では、第1および2の実施形態に比べて単位容量値は多少小さくなっている。こ

れは、容量絶縁膜が3層構造であるため厚みが厚いこと、比誘電率の高い HfO_2 膜の容量絶縁膜の総厚に対する割合が小さいことに対応している。リーク電流特性に殆ど相違がないことから、2層構造の方が有利といえる。

【0065】

第1の絶縁膜および第2の絶縁膜材料として共に有機金属化合物を使用する場合は、各々に対応する金属酸化物を成膜後別々にアニール処理してもよいが、各々に対応する金属酸化物を積層後一括してアニール処理することも可能である。また、第3の実施形態に示したように TiCl_4 を原料として使用した容量絶縁膜を中間層として含有する場合にも、最終の酸化物を成膜後一括アニールすることができる。即ち、本発明の容量絶縁膜を複数積層構造とするキャパシタの製造方法では、最終の有機金属化合物を原料として酸化物を成膜後アニール処理する工程が必須であるが、それ以前の酸化物成膜後にはアニール処理をしなくてもよい。

【0066】

【発明の効果】

本発明のキャパシタ及びその製造方法においては、有機金属化合物原料を成膜して得られる $\text{Zr}_x\text{Hf}_{1-x}\text{O}_2$ 膜（ここで、 $0 \leq x \leq 1$ ）と Ti を含有する金属酸化膜との積層膜を容量絶縁膜として用い、かつ、容量絶縁膜中の残留炭素を酸化雰囲気中のアニールにより除去しているために、誘電率が高く、しかもリーク電流およびその温度依存性の小さい容量絶縁膜とすることができ、DRAMに最適なキャパシタを提供することができる。

【0067】

また、容量絶縁膜の原料として液体または気体で成膜チャンバー内に供給できるものを使用するため、原料の供給が安定し、その結果特性の均一なキャパシタを得ることができる。

【図面の簡単な説明】

【図1】

本発明の第1の実施形態のキャパシタの製造方法を示す製造工程断面図である。

【図 2】

図 1 に続く製造方法を示す製造工程断面図である。

【図 3】

図 2 に続く製造方法を示す製造工程断面図である。

【図 4】

図 3 に続く製造方法を示す製造工程断面図である。

【図 5】

図 4 に続く製造方法を示す製造工程断面図である。

【図 6】

図 5 に続く製造方法を示す製造工程断面図である。

【図 7】

本発明の第 2 の実施形態のキャパシタの製造方法を示す製造工程断面図である。

【図 8】

図 7 に続く製造方法を示す製造工程断面図である。

【図 9】

本発明の第 3 の実施形態のキャパシタの製造方法を示す製造工程断面図である。

【図 1 0】

本発明の第 1、2 の実施形態のキャパシタのリーク特性を示すグラフである。

【図 1 1】

本発明の第 3 の実施形態のキャパシタのリーク特性を示すグラフである。

【図 1 2】

本発明の第 1、2、3 の実施形態及び第 1、2 の従来例のキャパシタのメモリセル当たりの容量値を比較するためのグラフである。

【図 1 3】

第 1 の従来例のキャパシタの製造方法を示す製造工程断面図である。

【図 1 4】

図 1 3 に続く製造方法を示す製造工程断面図である。

【図 15】

第 1、2 の従来例のキャパシタのリーク特性を示すグラフである。

【図 16】

第 2 の従来例のキャパシタの製造方法を示す製造工程断面図である。

【符号の説明】


- 1、101 シリコン基板
- 2、102 素子分離絶縁膜
- 3、103 ゲート酸化膜
- 4、104 ゲート電極
- 5、105 LDD
- 6、106 拡散層
- 7、107 絶縁膜
- 8、108 コバルトサリサイド層
- 9、109 窒化膜 (Si₃N₄) 層
- 10、110 層間絶縁膜
- 11、111 接続孔
- 12、112 タングステン層
- 13、113 タングステンプラグ
- 14、114 ストッパー膜
- 15、115 層間シリコン酸化膜
- 16、116 開口部
- 17、117 下部電極
- 18、38、118 第 1 絶縁膜
- 19、39、119 第 2 絶縁膜
- 20、120 TiN 膜
- 21、121 W 膜
- 22、122 上部電極
- 23、25、123、12 層間絶縁膜
- 24、124 第 1 配線層

2 6、1 2 6 第 2 配線層


5 8 第 3 絶縁膜

【書類名】 図面


【図1】




【図 2】




【図 3】





【図 4】




【図 5】





【図 6】




【図 7】




【図8】




【図 9】



【図 10】




第1の実施形態のIV特性




第2の実施形態のIV特性

【図 1 1】




第3の実施形態のIV特性

【図 1 2】




各構造で得られる容量値の比較


【図13】




【図 14】



【図 15】




第1の従来例のIV特性



第2の従来例のIV特性

【図 16】



【書類名】 要約書

【要約】

【課題】 D R A M のキャパシタに用いられる容量絶縁膜には高い誘電率と共に小さいリーク電流およびその温度依存性を満たすことが要求される。

【解決手段】 層間シリコン酸化膜 15 上の T i N 膜を開口部 16 内部にのみ残るようにして、開口部 16 内部に下部電極 17 を形成し、続いて、有機金属化合物原料を成膜して得られる $Zr_xHf_{1-x}O_2$ 膜（ここで、 $0 \leq x \leq 1$ ）18 と、T i 含有金属酸化膜 19 との積層膜を容量絶縁膜として用い、かつ、容量絶縁膜中の残留炭素を酸化雰囲気中のアニールにより除去して、誘電率に加えてリーク電流の低い容量膜を形成し、D R A M に最適なキャパシタを提供する。

【選択図】 図 6

認定・付加情報

特許出願の番号	特願 2 0 0 2 - 2 9 7 6 1 2
受付番号	5 0 2 0 1 5 2 9 9 0 1
書類名	特許願
担当官	第五担当上席 0 0 9 4
作成日	平成 1 4 年 1 0 月 1 1 日

< 認定情報・付加情報 >

【提出日】	平成14年10月10日
-------	-------------

次頁無

【書類名】 出願人名義変更届（一般承継）

【あて先】 特許庁長官殿

【事件の表示】

【出願番号】 特願2002-297612

【承継人】

【識別番号】 302062931

【氏名又は名称】 N E C エレクトロニクス株式会社

【承継人代理人】

【識別番号】 100109313

【弁理士】

【氏名又は名称】 机 昌彦

【提出物件の目録】

【物件名】 承継人であることを証明する登記簿謄本 1

【援用の表示】 平成15年1月10日提出の特願2002-31848
8の出願人名義変更届（一般承継）に添付のものを援用
する。

【包括委任状番号】 0215753

【プルーフの要否】 要

認定・付加情報

特許出願の番号	特願 2 0 0 2 - 2 9 7 6 1 2
受付番号	5 0 3 0 0 0 2 8 3 1 4
書類名	出願人名義変更届（一般承継）
担当官	鈴木 夏生 6 8 9 0
作成日	平成 1 5 年 2 月 2 0 日

< 認定情報・付加情報 >

【提出日】 平成 15 年 1 月 10 日

次頁無

特願 2 0 0 2 - 2 9 7 6 1 2

出 願 人 履 歴 情 報

識別番号

[0 0 0 0 0 4 2 3 7]

1 . 変更年月日

1 9 9 0 年 8 月 2 9 日

[変更理由]

新規登録

住 所

東京都港区芝五丁目 7 番 1 号

氏 名

日本電気株式会社

特願 2 0 0 2 - 2 9 7 6 1 2

出 願 人 履 歴 情 報

識別番号

[3 0 2 0 6 2 9 3 1]

1 . 変更年月日

2 0 0 2 年 1 1 月 1 日

[変更理由]

新規登録

住 所

神奈川県川崎市中原区下沼部 1 7 5 3 番地

氏 名

N E C エレクトロニクス株式会社